| 文章分类 |
|
 |
|
|
|
|
 |
封装及底部填充 >> SiC MESFET工艺在片检测技术 |
SiC MESFET工艺在片检测技术 |
| 文章来源：网络采集
发布时间:2009/4/29 13:43:00
发布时间:2009/4/29 13:43:00 【关闭】 |
中国电子科技集团公司第十三研究所，专用集成电路国家级重点实验室，石家庄
050051)
0引言
由于SiC(尤以4H-SiC为主)材料具有宽禁带、高雪崩击穿临界电场、高电子饱和速度和高热导率以及良好的抗辐射特性，在高频、高温、大功率领域显示出极大的优越性。高频、大功率SiC器件，除了pn结和肖特基整流器件外，当前主要有MESFET、JFET、MOSFET和SIT。从目前的研究情况看，在上述几种高频功率器件中，相比之下，4H-SiC MESFET具有较高的工作频率和最大的功率密度，是最有发展前途和应用前景的SiC高频功率器件之一[1-2]。但是，SiC MESFET研制在国内尚属起步阶段，材料制备、外延生长以及工艺制作都不很成熟。在这种条件下，不可能把每批芯片制作完成之后再进行最终测试来判定材料、工艺和器件的质量，SiC MESFET作为一种采用新材料、新结构的器件，决定了在工艺不成熟时期必须进行必要的在片检测来尽快反映材料和工艺的结果，避免发现问题后的费时、费力，甚至难以分清的弊病。尤其在刚刚采用新工艺时，必须跟踪工艺测试甚至于跟踪个别管芯测试才能发现问题所在。
1 在片检测
SiC MESFET芯片加工过程主要包括沟道刻蚀、台面隔离、高温氧化、等平面工艺、欧姆接触金属制备和肖特基栅金属的形成以及相应的钝化保护，4H-SiC MESFET横截面如图1所示。4H-SiC衬底材料为外购，ｐ型缓冲层、n型沟道层以及n型高掺杂帽层为本实验室外延生长。
1.1 芯片表面情况判定
在每一步工艺前后基本都要进行芯片表面检测，芯片表面检测手段主要有显微镜观察、扫描电镜观察剖面以及组分分析、原子力显微镜测表面均匀性等。显微镜主要观察芯片加工后图形完整性，图形边缘分界是否清晰，表面是否有沾污，微管缺陷密度，位错密度以及刻蚀带来的沾污等，以此来进行相应的实验促进工艺的改进，严重的甚至要整片返工或报废。图2为起始阶段刻蚀后扫描电镜观察的表面形貌图，由图2可见在刻蚀过程中沾污形成了大量的聚合物，这种沾污难以去除造成刻蚀材料表面粗糙甚至形成尖峰，严重时无法实现有效的刻蚀，不能满足工艺要求，也大大降低了器件的击穿电压。由此增加的表面态严重影响了栅特性，对器件微波特性造成严重的影响[3]。据此，本文开发了高密度、低能量的等离子体刻蚀工艺技术，既减小了材料表面的离子损伤，又实现了光洁的刻蚀表面，刻蚀后的原子力显微镜表面分析如图3、4所示。由图3、4可以看出，刻蚀后，芯片表面的粗糙度低于1nm，刻蚀图形完整、表面洁净，为实现良好的器件性能奠定了有力的技术保障。
1.2 干法刻蚀的监测
SiC刻蚀工艺是实现良好SiC MESFET性能的极其关键的工艺。由于SiC材料的性能很稳定，化学键能较高，目前尚未见到实用的SiC湿法腐蚀技术报道，公开发表的文章均是采用等离子体干法刻蚀技术[4]。由于采用低损伤的低能量等离子体刻蚀，刻蚀速率稳定性待提高，加上外延层的生长厚度难以精确控制。在刻蚀过程中必须加以监测才能保证刻蚀的顺利进行。刻蚀深度测定采用台阶仪测试台阶差结合椭偏仪测试掩模介质厚度确定。
如图5所示，h1和d1分别为台阶仪和椭偏仪测量刻蚀前掩模介质层厚度(用这两种设备测出的掩模介质的厚度偏差一般不超过5％)，h2和d2分别为台阶仪和椭偏仪测量刻蚀后台阶差和剩余掩模介质厚度，则根据(h1－h2)＋(d1－d2)就可以估算出刻蚀深度。经过反复试验，这样估算的深度与最终去掉掩模介质用台阶仪或者原子力显微镜直接测出的台阶差H相差不超过1％。根据击穿电压与材料浓度的关系，浓度越高，击穿电压越低，由于采用的材料结构各层浓度的不同用半导体图示仪测试表面击穿电压可以判定刻蚀到的位置。利用这样的监测手段既可以监测刻蚀过程中的刻蚀速率又可以检验材料结构参数。最终根据所需求的源漏饱和电流以及夹断电压理论计算出所需沟道厚度进而确定刻蚀深度。这保证了器件性能，及时反映刻蚀状态还能反馈给材料外延的情况，促进了工艺的进步。
1.3 欧姆接触比接触电阻值的测试
欧姆接触是SiC MESFET制作过程中必不可少的关键工艺之一，其质量的优劣对器件的性能会产生非常大的影响，它引入的串联电阻直接影响器件的噪声、增益、效率、以及可靠性等指标。获得大的输出功率、较高的功率增益及效率，必须实现良好的欧姆接触[5]。因而比接触电阻的测试就显得尤为重要。目前采取的是简单可行而又物理意义明确的传输线模型法(TLM法)，在与周围环境绝缘的条形半导体材料上制备不等间距的长方形接触块，如图6所示，分别在两个不同距离d的长方形接触间加恒定小电压Ｖ测试相应的电流Ｉ，求得总电阻RT可由表示为
式中：RC为欧姆接触电阻；RSH为欧姆接触之间半导体的方块电阻；RSK为欧姆接触下半导体的方块电阻；Ｚ为接触面宽度；LT为传输长度。在不同距离d下可测出一系列对应的RT，将总电阻RT作为间距d的函数作图连成一条直线，近似认为合金后RSH≈RSK，则比接触电阻值ρC可按下式计算：ρC＝RSKL2T≈RSHL2T＝RCLTZ，其中RC、LT分别为直线在纵轴、横轴截距的一半如图7。
首先通过小电压下Ｉ-Ｖ曲线以及根据测试数据所作的RT-d是否为直线判定是否为欧姆接触，再通过所得直线的公式计算比接触电阻值进而判定欧姆接触情况。在显微镜下观察合金形貌也是判定欧姆接触的重要方法。通过检测技术的反馈做了大量实验确定了欧姆接触金属层的厚度以及快速合金炉的退火温度及时间，得出典型比接触电阻值可达2×10-6Ω•cm2左右，检测结果典型曲线如图8所示。
1.4 等平面工艺的辅助测试
等平面工艺的基本原理就是用绝缘介质把台面隔离区与有源区垫平实现平坦化，如图9、10所示。图9为原有工艺，可见栅源漏压柄全做在ｐ型缓冲层上，这样会增大电极之间的相互影响，对器件参数的提高不利。改进后的工艺图10设计由于电极全做在绝缘介质上既减小了寄生电容又在一定程度上避免了电极之间的相互影响，同时由于电极引出的跨度减小了很多，提高了器件的栅可靠性和成品率。绝缘介质对器件有侧壁钝化作用从而提高了器件的击穿电压减小静态截止漏电流。但是，现有工艺条件下实现等平面非常困难，本文采用了台阶仪实现有效监测。绝缘介质经过光刻后要实现完全腐蚀净有源区绝缘介质而又避免过度腐蚀带来其他不利因素，必须要有监测手段，本文的实现方法是利用完全相同工艺的Ｓｉ片做参照，由于Ｓｉ片上的绝缘介质厚度可以利用椭偏仪测量这样就基本可以保证SiC片上绝缘介质腐蚀干净又不过度腐蚀。去胶后的芯片情况可以用台阶仪测量。在设备有限的条件下实现了较好的平坦化。等平面工艺前后测试台阶对比图如图11、12所示，采用此工艺，取得了比较好的结果，表1为在相同条件下采用不同工艺后的对比测试结果。
可见在有效监测手段下，取得输出功率增大30％左右即提高了20多瓦，增益提高1.5dＢ以上，功率附加效率提高接近10％的良好结果，充分展示了在片检测技术的巨大作用。
多种在片检测技术和中间测试技术的开展对芯片的加工也起到了很大的作用，例如ＡＦＭ测试表面状态、测试单指源漏电流判定有效沟道层厚度，单栅测试肖特基栅特性、跨导能力、欧姆接触电阻质量等，在一定程度上起到了及时发现问题、及时反馈信息、及时预防的作用，避免费时、费力、高消耗的被动局面。
2 结论
SiC MESFET作为一种采用新材料、新结构的器件，决定了在工艺不成熟时期必须进行必要的在片检测来尽快反映材料和工艺的结果。芯片表面情况判定是发现问题最直接、最快速的手段，以此来进行相应的刻蚀实验实现刻蚀后芯片表面的粗糙度低于1nm，刻蚀图形完整、表面洁净，干法刻蚀的监测即保证了干法刻蚀按预想的深度刻蚀也验证了材料结构的参数，通过ＴＬＭ图形测试的比接触电阻值可达2×10－6Ω•cm2左右确保了良好的欧姆接触，为实现高功率输出奠定基础，等平面工艺避免了电极之间的相互影响，绝缘介质对器件有侧壁钝化作用从而提高了器件的击穿电压并且减小静态截止漏电流。本文采用有效检测手段在改进工艺的实验中取得的器件微波功率提高30％左右，增益提高1.5dＢ以上，功率附加效率提高接近10％的好成绩，展示了在片检测技术的重要性。
|
|
| 上一篇：
光伏LED液晶SMT部分技术装备将实现产业化 |
| 下一篇：
质量目标控制程序 |
|
|
|
|
