| 图研与Aldec共同研制的一款全新协同产品现已上市，用于执行完整的现场可编程逻辑门阵列（FPGA）设计与验证。CADSTAR现场可编程逻辑门阵列结合了Aldec的Active-HDL Lite验证工具和图研的台式PCB设计套件CADSTAR，从而使工程师能够在CADSTAR环境下，对厂商中立的现场可编程逻辑门阵列执行混合语言模拟。
CADSTAR现场可编程逻辑门阵列技术的构建，以在PCB布局中整合现场可编程逻辑门阵列设计为基础。直观而易用的"设计流程管理器"（"Design Flow Manager"），简化了该工具提供的同步、协同工艺，从而排除了手工移动和后端注释要求，缩短了入市时间，同时提高了产品一次合格率。
CADSTAR现场可编程门阵列技术结合了Aldec的Active-HDL Lite设计模拟环境和图研的台式PCB设计套件CADSTAR。工程师可执行完整的现场可编程逻辑门阵列设计，并获得多家现场可编程逻辑门阵列供应商提供的全面技术支持，这些供应商包括：Actel、Altera、Lattice、Quicklogic和赛灵思。该阵列还可严格依据最新的IEEE语言标准，来执行VHDL与Verilog混合模拟。
CADSTAR分销经理Jeroen Leinders评论说："通过将我们的CADSTAR解决方案与Aldec的Active HDL Lite工具相整合，我们能够为中小型企业提供一种‘一站式’环境。CADSTAR现场可编程逻辑门阵列结合了我们两家公司解决方案所具备的优点，在价格和易用性上兼具竞争力。" |
