| 推荐新闻 |
|
 |
|
|
|
| 视频信息 |
|
|
|
|
|
|
 |
行业新闻 |
|
Synopsys与联华电子合作以低功耗和DFT功能加强90纳米参考流程 |
| 文章来源：最新采集
发布时间:2007/1/20 8:10:13 【关闭】 |
Synopsys与联华电子宣布双方合作以Synopsys的Galaxy™ 设计解决方案平台为基础，针对联华电子的90纳米工艺，在参考设计流程中增添了新的功能。
该先进的90纳米低功耗设计流程於2005年11月正式推出。现在，该流程不仅添加了可显著降低动态功耗和 漏的自动多电压功能，而且还增加了新的可测性设计（DFT）功能。此外，已有的面向制造的设计功能也经过联华电子的程式库验证。这些新增功能有助於IC公司降低复杂低功耗设计的风险，并提高可预测性。
RTL-to-GDSII参考流程可帮助设计人员应对多电压设计的挑战，如在90纳米产品设计中尤其重要的动态功耗和 漏。该参考流程的特色包括电平转换单元(level shifter)的插入、布局、优化与验证、也包括电压分区（VA:Voltage Area）的创建与电压分区自动识别(VA-aware)的物理优化、时钟树综合及布线。时序收敛流程包括采用多电压物理验证的信号完整性预防、修复和sign-off。此外，该流程还包括全晶片功耗分析与功耗网路(power network)分析，以确保设计的低功耗完整性。参考设计流程中还包括Synopsys的DFT MAX扫描压缩自动化解决方案，这有助於实现更高的测试质量，缩短测试程式的耗时。90纳米参考设计流程还加上了Synopsys的DFM技术，包括冗余导通孔的插入、导通孔群(via-farm)/导通孔阵(via-array)的规则和时序驱动的金属填充。
为验证参考流程的效率，Synopsys专业服务部的设计顾问与联华电子的工程师们协作，用开放源32位元RISC微处理器核，设计了一块测试晶片。该晶片经联华电子的程式库验证，被分成多电压分区，并采用先进的低功耗参考流程予以实现。微处理器核包括一个符合32位RISC CPU的SPARC-V8、标准AMBA系统汇流排、10/100 Ethernet MAC和标准PCI介面。该晶片可针对其他数位和/或类比/混合信号IP模组，可非常容易地配置和扩展。
联华电子/Synopsys参考设计流程已正式上市，欢迎访问联华电子网站 http://my.umc.com了解详细情况。该参考流程由联华电子和Synopsys专业服务团队共同开发。 |
|
| |
| 上一篇：
世界首款LTE手机芯片问世 |
| 下一篇：
CSR公司将为手机和其他手提设备提供低於$1的高性能GPS解决方案 |
|
|
|
