| 推荐新闻 |
|
 |
|
|
|
| 视频信息 |
|
|
|
|
|
|
 |
行业新闻 |
|
英特尔IDF：万亿次级研究原型硅片具三大主要创新 |
| 文章来源：最新采集
发布时间:2006/9/30 8:10:21 【关闭】 |
在美国旧金山举行的2006年秋季英特尔信息技术峰会(IDF)上，英特尔描述了无论对于个人设备还是大型数据中心，要使计算不断满足消费和企业用户对基于互联网的软件、服务和富媒体(media-rich)体验等日益增长的需求，技术上所需克服的重大挑战。
在此次峰会的演讲中，英特尔高级院士、首席技术官Justin Rattner指出：在容纳超过一百万台服务器的大型数据中心支持下，网络软件服务在下一个10年内将让人们可以从任意一台高性能设备上访问个人数据、媒体和应用，运行全真图片的游戏，分享实时视频资料和进行多媒体数据挖掘。这一全新的使用模型要求业界的计算能力达到每秒万亿次浮点运算，带宽达到万亿字节。
“随着大型数据中心的崛起，以及对高性能个人设备的需求，产业创新必须体现在从多核处理器到系统间高速通信等很多的层面上，同时提供更好的安全性和高能效表现，”Rattner说，“这些挑战的解决将使所有的计算设备获益，并为开发商和系统设计师创造新市场、新机会。”
万亿次级研究原型硅片
Rattner概括了硅技术的三个主要突破。第一个是关于英特尔万亿次级研究原型硅片，这是世界上首个可编程的每秒万亿次级浮点运算的处理器。这个实验性的芯片包含有80个单一内核，运行频率达3.1Ghz，目的在于测试万亿字节数据在核与核之间、核与内存之间快速传输时的互连策略。
“当与我们最近在硅光子学方面的突破联系在一起时，这些实验性的芯片可以说解决了万亿次级计算的三个主要的要求——每秒执行万亿次运算(teraOPS)的性能、每秒万亿字节的内存带宽、每秒万亿比特的I/O能力，”Rattner说。“尽管这些技术的任何商业应用都将是几年后的事情，但要将万亿次级的性能带给计算机和服务器，这是激动人心的第一步。”
现有的芯片设计将数亿个晶体管唯一地进行排列，与之不同的是，此次芯片设计包括80层8×10块阵列的晶体管。每一层均包括一个微小的核心或者计算单元，以一个简单的指令集处理浮点数据，但不兼容英特尔架构。每层也包括一个路由，将核心连接到一个片上网络，该网络将所有核心连接在一起，使他们可以读写内存。
第二个主要的创新，是一个20M字节的SRAM内存芯片，它与处理器硅晶片堆叠并连接在一起。与硅片堆叠使得两者之间的数千个相互连接成为可能，在存储器和处理核心之间提供超过每秒万亿字节的带宽。
Rattner展示了第三大主要的创新，即最近发布的与加州大学圣芭芭拉分校的研究人员协作研发的混合硅激光(Hybrid Silicon Laser)芯片。该技术突破使得数十、甚至可能是数百的混合硅激光可以与其他的硅光子学部件一起，集成到一个单一的硅芯片上。这可能带来一个每秒万亿比特的光学连接，能够在计算机内部的芯片之间、计算机之间、甚至在数据中心的服务器之间加速万亿字节的数据传输。
|
|
| |
| 上一篇：
世界首款LTE手机芯片问世 |
| 下一篇：
全球首款每单元四比特闪存推出 |
|
|
|
