就许多中央处置器(CPU而言，规范要求电源必需能够提供大而快速的充电输出电流，特别是当处置器变换工作模式的时候。例如，1V系统中，100A/μS负载瞬态可能会要求将电源电压稳定在3%以内。解决这一问题的关键就是要认识到这不仅仅是电源的问题，电源分配系统也是一个重要因素，而且在一款解决方案中我很难将这二者严格地划清界限。
这些高di/dt要求的意义就在于电压源必需具有非常低的电感。重新整理下面的公式并求解得到允许的电源电感：
快速负载电流瞬态通道中电感仅为0.3nH为了便于比拟，来看一个四层电路板上的0.1英寸 0.25cm宽电路板线迹所具有的电感大约为 0.7nH/英寸 0.3nH/cmIC封装中接合线的典型电感在1nH范围内，印刷电路板的过孔电感在0.2nH范围内。
此外，还有一个与旁路电容有关的串联电感，如图1所示。顶部的曲线是贴装在四层电路板上的一个22μFX5R16V1210陶瓷电容的阻抗。正如我所期望的那样（100kHz以下）阻抗随着频率的增加而下降。然而，800kHz时有一个串联电感，此时电容会变得有电感性。该电感（其可以从电容值和谐振频率计算得出）为1.7nH其大大高于我0.3nH目标值。幸运的您可以使用并联电容以降低有效的ESL图1底部的曲线为两个并联电容的阻抗。有趣的谐振变得稍微低了一些，这标明有效电感并不是绝对的一半。基于谐振频率，就两个并联的电容而言，新电感则为1.0nH或ESL下降40%而非下降50%这一结果可以归结为两个原因：互连电感和两个电容之间的互感。
图1并联电容阻抗寄生现象衰减效果
电流通道的环路尺寸在一定水平上决定了连接组件中的寄生电感，组件尺寸决定了环路的面积。尺寸与电感相关系数如表1所示，其显示了各种尺寸陶瓷外表贴装电容的电容电感。一般来说，体积越大的电容具有更大的电感。该表不包括电路板上贴装电容的电感，以前的丈量中该电感由1nH增加到1.7nH另一个有趣的问题是端接的位置对电感有很大的影响。0805电容在电容的较短一侧有端接而0508电容则在较长的一侧有端接。这几乎将电流通道分为了两半，从而大降低了电感。这种变化了结构将电感降低了四分之一。
表1:陶瓷SMT电容尺寸会影响寄生电感
总之，高di/dt负载需要仔细考虑旁路问题以坚持电源动态稳压。外表贴装电容需要非常靠近负载以最小化其互连电感。电容具有可能防止大量去耦的寄生电感。降低这一寄生电感的并联电容是有效的但互连和互感减弱了这一效果。使用具有更短电流通道的电容也是有效的这可以用体积较小的部件或具有交流端接（其使用了更短的尺寸用于电流）部件来实施。
下次我将讨论高di/dt瞬态负载以及其在设计和测试电源时的意义，敬请期待。届时我讨论重点从外地旁路转变为电源设计意义。 |
