实现时间的大幅缩短，Cadenc设计系统公司日前宣布富士电子公司采用CadencVirtuoso加速并行仿真器将电源管理IC开发时间和系统的验证时间都缩短了25%这家日本电源管理IC公司在强大的CadencVirtuoso模拟设计环境中使用该仿真器。同时有助于提高质量。

Cadenc硅实现部门定制仿真部营销主管JohnPierc说，越来越多顶尖企业认识到可以使用CadencVirtuoso加速并行仿真器获得产品快速上市的优势。这种仿真器与Virtuoso模拟设计环境紧密而完美地结合，逾越了基准的SPICE仿真性能，让诸如富士电子这样的公司能够进行更彻底、更全面的验证，降低了风险，提高了质量。

富士电子开发的电源管理IC与使用这些IC用于新能源、绿色IDC与汽车应用的电源设备。Virtuoso加速并行仿真器符合进行概念设计、检验全芯片系统所需的技术。

用于整个设计流程，设计团队从我保守概念的设计方法转换到基于Virtuoso加速并行仿真器的电路仿真环境。并将定制/模拟IC上市时间减少25%富士电子电子设备实验室硅器件开发中心设备开发部总经理NaotoFujishima博士说，此外，Verilog-A 模型与Virtuoso加速并行仿真器的结合进一步加快了验证速度，设计团队能够用更短的时间对整个系统进行检验。这样，就能用更短的时间做出高质量的设备。

能够进行高性能SPICE级精确的仿真，Virtuoso加速并行仿真器是Virtuoso多模式仿真的一部分。实现更快的设计目标覆盖，同时提供更好的性能与更高的容量。